NLP-16 CPUの仕様

記事作成日時:2022-04-15 12:53:03
最終更新日時:2022-09-29 12:54:51

NLP-16の概要

まずはこのCPUの概要を載せておく。
今度ほかのCPUとの比較表を作りたい。

このデータは暫定です。コロコロ変わるかも

CPUバス幅 16bit
アドレス幅 16bit+バンク16bit(実行可能なページは0のみ)
アーキテクチャ ノイマン型
動作クロック 1kHzで安定動作※1・もっと上げたい
100kHzでの動作を確認。
それ以上は未計測。
汎用レジスタ 16bit幅x5
演算機能 19種 算術演算は整数値のみ
符号付数値は2の補数表現
命令 可変長(1word~3word)全54種
74HC00使用数 733個(NANDとしては2932ゲート)
2022/04/15時点

812個(NANDとしては3200ゲートくらい)
2022/09/19時点
消費電力 2000mW
ほとんどLEDの消費
2022/04/15時点
ぼちぼち更新予定
不明な点があればBBSだったりTwitter、メールでどうぞ
※1 デバッガ使用時なので純粋に1kHzではない
バスのパルス幅から連続で命令を実行できたと仮定した場合の値
1命令ごとにPCとの通信待ちがあるため実際にはだいぶ遅い
これの説明はちょいと面倒なので別記予定

ある程度完成したため現在ではきちんとした方法で計測を行い100kHzでの動作を確認しています。


現在の作業進捗

ALU製作 → 完了
レジスタ製作 → 完了
レジスタ制御 → 完了
ALU制御 → 完了
デバッグ環境構築 → 完了 随時アップグレードが必要

制御 → 作業中 完了


NLP-16の詳説

まずはアーキテクチャのブロックチャートをどうぞ
オレオレ仕様な図なんでちょいとわかりにくいかもしれないけど我慢して
クリックすると大きい画像が開きます。
最新アーキテクチャ図

命令デコーダのデコード順序も書いたので良ければ
このフローに従ってデコードしていく(このフローチャートだけ見ても情報が不足している)
デコードシーケンス図
色分けをして各種命令のデコード順序を示す。
デコードシーケンス図 順序付き



コメント欄

投稿をすべて見る

最新の投稿を見る

投稿をすべて見る

投稿する場所
名前
メール
削除キー
添付画像(1投稿1枚10MBまで)
↓チェックを入れてからボタンを押してね!!認証エラーになるよ!!
削除する場所
削除する投稿ID
削除キー
↓チェックを入れてからボタンを押してね!!認証エラーになるよ!!
アクセス今日25PV累計37342PV

スポンサードリンク